# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-077621

(43)Dat of publication of application: 14.03.2000

(51)Int.CI.

HO1L 27/108 HO1L 21/8242

(21)Application number: 10-247589

(71)Applicant: NEC CORP

(22)Date of filing:

01.09.1998


(72)Inventor: YAMAMICHI SHINTARO

## (54) SEMICONDUCTOR MEMORY DEVICE AND ITS MANUFACTURE

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor memory device in which increase in a leak current of a thin film capacitor using a high dielectric constant film is restricted and a threshold voltage of a transistor is controlled to a desirable value, and its manufacturing method.

SOLUTION: In this semiconductor memory device, transistors and thin film capacitors in which any or all of capacitor insulation films are composed of a high dielectric constant film or a ferroelectric film 108 are integrated on a semiconductor substrate 101, and an interface between the semiconductor substrate and a gate insulation film 104 of the transistors contains heavy hydrogen at a greater ratio than that of the heavy hydrogen existing in the natural world to hydrogen.



#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出額公開番号 特開2000-77621

(P2000-77621A) (43)公開日 平成12年3月14日(2000.3.14)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

H01L 27/108

H01L 27/10

651

5F083

21/8242

審查請求 有 請求項の数9 OL (全9頁)

(21)出願番号

特願平10-247589

(22)出廣日

平成10年9月1日(1998.9.1)

(71)出顧人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 山道 新太郎

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100108578

弁理士 高橋 韶男 (外3名)

Fターム(参考) 5F083 AD42 GA06 JA13 JA14 JA35


JA40 JA43

## (54) 【発明の名称】 半導体記憶装置およびその製造方法

## (57)【要約】

【課題】 高誘電率膜を用いた薄膜キャパシタのリーク 電流の増加が抑制され、トランジスタの閾値電圧を所望 の値に制御された半導体記憶装置およびその製造方法を 提供することである。

【解決手段】 半導体基板上に、トランジスタと、容量 絶縁膜の一部あるいは全部が高誘電率膜あるいは強誘電 体膜から成る薄膜キャパシタが集積化された半導体記憶 装置において、該半導体基板と該トランジスタのゲート 絶縁膜との界面に自然界に存在する重水素と水素の比率 よりも大きな比率で重水素を含有することを特徴とす る。



1

### 【特許請求の範囲】

【請求項1】 半導体基板上に、トランジスタと、容量 絶縁膜の一部あるいは全部が高誘電率膜あるいは強誘電 体膜から成る薄膜キャパシタが集積化された半導体記憶 装置において、前記半導体基板と前記トランジスタのゲ ート絶縁膜との界面に自然界に存在する重水素と水素の 比率よりも大きな比率で重水素を含有することを特徴と する半導体記憶装置。

【請求項2】 半導体基板上に、トランジスタと、容量 絶縁膜の一部あるいは全部が高誘電率膜あるいは強誘電 10 体膜から成る薄膜キャパシタが集積化された半導体記憶 装置において、前記半導体基板と前記トランジスタのゲート絶縁膜との界面に重水素を含有し、かつ水素を含有 しないことを特徴とする半導体記憶装置。

【請求項3】 前記薄膜キャパシタの容量絶縁膜の一部あるいは全部が、化学式がABO3で表されそれぞれAとしてBa、Sr、Pb、Ca、La、Li、Kのうち少なくとも1種以上の元素、Bとして Zr、Ti、Ta、Nb、Mg、Mn、Fe、Zn、Wのうち少なくとも1種以上の元素を含むもの、あるいは、化学式が(Bi2O2)(Am-1Bm(O3)m+1)(m=1,2,3,4,5)で表されそれぞれAとしてBa、Sr、Pb、Ca、K、Biのうち少なくとも1種以上の元素、Bとして、Nb、Ta、Ti、Wの少なくとも1種以上の元素を含むもの、あるいは、Ta2O5からなることを特徴とする請求項1または請求項2に記載の半導体記憶装置。

【請求項4】 半導体基板上の所望の位置に、トランジスタを形成する工程と、高誘電率膜あるいは強誘電体膜を容量絶縁膜の一部あるいは全部とする薄膜キャパシタを形成する工程と、該トランジスタと該薄膜キャパシタを電気的に分離する工程と、該トランジスタと該薄膜キャパシタを電気的に接続する工程を含む半導体記憶装置の製造方法において、ゲート絶縁膜を形成した後に自然界に存在する重水素と水素の比率よりも大きな比率で重水素を含有する雰囲気下で熱処理を施す工程を含むことを特徴とする半導体記憶装置の製造方法。

【請求項5】 半導体基板上の所望の位置に、トランジスタを形成する工程と、高誘電率膜あるいは強誘電体膜を容量絶縁膜の一部あるいは全部とする薄膜キャパシタを形成する工程と、該トランジスタと該薄膜キャパシタを電気的に分離する工程と、該トランジスタと該薄膜キ 40 ャパシタを電気的に接続する工程を含む半導体記憶装置の製造方法において、ゲート絶縁膜を形成した後に重水素を含有し、かつ水素を含有しない雰囲気において熱処理を施す工程を含むことを特徴とする半導体記憶装置の製造方法。

【請求項6】 半導体基板上の所望の位置に、トランジスタを形成する工程と、高誘電率膜あるいは強誘電体膜を容量絶縁膜の一部あるいは全部とする薄膜キャパシタを形成する工程と、該トランジスタと該薄膜キャパシタを電気的に分離する工程と、該トランジスタと該薄膜キ 50

2

ャパシタを電気的に接続する工程を含む半導体記憶装置の製造方法において、ゲート絶縁膜を形成した後に自然界に存在する重水素と水素の比率よりも大きな比率で重水素を含有する雰囲気下で熱処理を施した後、酸素雰囲気下で熱処理を施す工程を含むことを特徴とする半導体記憶装置の製造方法。

【請求項7】 半導体基板上の所望の位置に、トランジスタを形成する工程と、高誘電率膜あるいは強誘電体膜を容量絶縁膜の一部あるいは全部とする薄膜キャパシタを形成する工程と、該トランジスタと該薄膜キャパシタを電気的に分離する工程と、該トランジスタと該薄膜キャパシタを電気的に接続する工程を含む半導体記憶装置の製造方法において、ゲート絶縁膜を形成した後に重水素を含有し、かつ水素を含有しない雰囲気において熱処理を施した後、酸素雰囲気下で熱処理を施す工程を含むことを特徴とする半導体記憶装置の製造方法。

【請求項8】 半導体基板上の所望の位置に、トランジスタを形成する工程と、高誘電率膜あるいは強誘電体膜を容量絶縁膜の一部あるいは全部とする薄膜キャパシタを形成する工程と、該トランジスタと該薄膜キャパシタを電気的に分離する工程と、該トランジスタと該薄膜キャパシタを電気的に接続する工程を含む半導体記憶装置の製造方法において、ゲート絶縁膜を形成した後に重水素を含有し、かつ水素を含有しない雰囲気において熱処理を施した後、窒素または不活性ガスまたはそれらの混合ガスの雰囲気下で熱処理を施す工程を含むことを特徴とする半導体記憶装置の製造方法。

【請求項9】 半導体基板上の所望の位置に、トランジスタを形成する工程と、高誘電率膜あるいは強誘電体膜を容量絶縁膜の一部あるいは全部とする薄膜キャパシタを形成する工程と、該トランジスタと該薄膜キャパシタを電気的に分離する工程と、該トランジスタと該薄膜キャパシタを電気的に接続する工程を含む半導体記憶装置の製造方法において、ゲート絶縁膜を形成した後に重水素を含有し、かつ水素を含有しない雰囲気において熱処理を施した後、窒素または不活性ガスまたはそれらの混合ガスの雰囲気下で熱処理を施す工程を含むことを特徴とする半導体記憶装置の製造方法。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、トランジスタと薄膜キャパシタが半導体基板上に集積化された半導体記憶装置およびその製造方法に関するものである。

## [0002]

【従来の技術】従来よりダイナミックランダムアクセスメモリ(Dynamic Random Access Memories (DRAM))に代表される半導体集積回路の薄膜キャパシタは、ポリシリコンを上下電極とするシリコン酸化膜およびシリコン窒化膜の積層構造が主流であった。しかし近年のメモリセル面積の微細化に伴う容量部の面積縮小のために1GbDRA

M以降の要求される容量密度を達成するためにはシリコ ン酸化膜換算で1nm以下という極めて薄い膜厚が必要と なる。そこで室温で300近い誘電率を有するSrTiO3やさ らに大きな誘電率を有する(Ba,Sr)TiO3に代表される高 誘電率膜を容量絶縁膜として用い、下部電極としてシリ コンの拡散を抑制し高誘電率膜の堆積中の酸化雰囲気で も低誘電率酸化物層を形成しないPt/TaやRuO2/TiN など のバリアメタル膜を用いることによって、要求される高 い容量密度を実現する方法が、例えば1994年インターナ ショナルエレクトロンデバイセズミーティングテクニカ 10 ルダイジェスト(1994 International Electron Devices Meeting Technical Digest)831~834頁に示されてい る。また(Ba,Sr)TiO3の代わりに室温で強誘電性を有す るPb(Zr,Ti)03などの強誘電体膜を用いれば、不揮発性 動作が可能なメモリ(Ferroelectric RAM)を作成するこ とができることも多数報告されている。一方、従来のDR AMの製造工程においては、配線工程の最後に水素雰囲気 下で熱処理を行いトランジスタのゲート酸化膜とシリコ ン基板との界面に存在するシリコンの未結合手を水素原 子で終端している。このためトランジスタの閾値電圧を 20 所望の値に制御でき、サブスレッシュホールドリーク電 流も低減している。またこの水素原子の代わりに重水素 原子を用いることで閾値電圧のより良好な制御が可能で あることが、特表平8-507175に示されている。しかしな がら、(Ba,Sr)TiO3に代表される高誘電率膜やPb(Zr,Ti) 03に代表される強誘電体膜は、水素雰囲気下で熱処理を 行うと水素の還元作用により膜中の酸素が乖離して結晶 性が低下し、リーク電流が増大したり強誘電性が消失し たりするという問題が存在する。例えば、Tung-Sheng C hen他の1994年インターナショナルエレクトロンデバイ セズミーティングテクニカルダイジェスト(1996 Intern ational Electron Devices Meeting Technical Digest) 679-682頁に記載されているように、水素中、400℃、3 0分の熱処理を行うことによってBSTキャパシタのリーク 電流が+1Vにおいて2桁以上も増加することが示されてい る。さらに同引用文献には水素処理後に窒素中、550 ℃、1時間の回復熱処理を行っても水素処理を行う前の 特性には回復しないことも示されている。

#### [0003]

【発明が解決しようとする課題】以上説明したように、 従来の半導体記憶装置ではトランジスタの閾値制御を目 的とした水素雰囲気中の熱処理によって高誘電率膜ある いは強誘電体膜のリーク電流が増加し、その結果、メモ リセルに蓄えられた電荷が時間的に減少し半導体記憶装 置の動作不良を引き起こしてしまうという課題があっ た。

【0004】本発明は、上述した事情に鑑みてなされたもので、トランジスタと、高誘電率膜や強誘電体膜を容量絶縁膜の一部あるいは全部に用いた薄膜キャパシタから成る半導体記憶装置において、トランジスタの閾値電 50

4

圧を所望の値に保持しながら、薄膜キャパシタのリーク 電流の増加を抑制したり、良好な強誘電性を保持するこ とが可能な半導体記憶装置およびその製造方法を提供す る事を目的とする。

#### [0005]

【課題を解決するための手段】上記目的を達成するため の本発明は、以下の構成を採用した。請求項1に記載の 半導体記憶装置は、半導体基板上に、トランジスタと、 容量絶縁膜の一部あるいは全部が高誘電率膜あるいは強 誘電体膜から成る薄膜キャパシタが集積化された半導体 記憶装置において、前記半導体基板と前記トランジスタ のゲート絶縁膜との界面に自然界に存在する重水素と水 素の比率よりも大きな比率で重水素を含有することを特 徴とする。請求項2に記載の半導体記憶装置は、半導体 基板上に、トランジスタと、容量絶縁膜の一部あるいは 全部が高誘電率膜あるいは強誘電体膜から成る薄膜キャ パシタが集積化された半導体記憶装置において、前記半 導体基板と前記トランジスタのゲート絶縁膜との界面に 重水素を含有し、かつ水素を含有しないことを特徴とす る。請求項3に記載の半導体記憶装置は、請求項1また は請求項2に記載の半導体記憶装置において、前記薄膜 キャパシタの容量絶縁膜の一部あるいは全部が、化学式 がABO3で表されそれぞれAとしてBa、Sr、Pb、Ca、La、L i、Kのうち少なくとも1種以上、Bとして Zr、Ti、Ta、 Nb、Mg、Mn、Fe、Zn、Wのうち少なくとも1種以上を含む もの、あるいは、化学式が(Bi<sub>2</sub>O<sub>2</sub>)(A<sub>m-1</sub>B<sub>m</sub>(O<sub>3</sub>)<sub>m+1</sub>)(m= 1,2,3,4,5)で表されそれぞれAとしてBa、Sr、Pb、Ca、 K、Biのうち少なくとも1種以上、Bとして、Nb、Ta、T i、Wの少なくとも1種以上を含むもの、あるいは、Ta205 からなることを特徴とする。請求項4に記載の半導体記 憶装置は、半導体基板上の所望の位置に、トランジスタ を形成する工程と、高誘電率膜あるいは強誘電体膜を容 量絶縁膜の一部あるいは全部とする薄膜キャパシタを形 成する工程と、該トランジスタと該薄膜キャパシタを電 気的に分離する工程と、該トランジスタと該薄膜キャパ シタを電気的に接続する工程を含む半導体記憶装置の製 造方法において、自然界に存在する重水素と水素の比率 よりも大きな比率で重水素を含有する雰囲気下で熱処理 を施す工程を含むことを特徴とする。請求項5に記載の 半導体記憶装置は、半導体基板上の所望の位置に、トラ ンジスタを形成する工程と、髙誘電率膜あるいは強誘電 体膜を容量絶縁膜の一部あるいは全部とする薄膜キャパ シタを形成する工程と、該トランジスタと該薄膜キャパ シタを電気的に分離する工程と、該トランジスタと該薄 膜キャパシタを電気的に接続する工程を含む半導体記憶 装置の製造方法において、重水素を含有し、かつ水素を 含有しない雰囲気において熱処理を施す工程を含むこと を特徴とする。請求項6に記載の半導体記憶装置は、半 導体基板上の所望の位置に、トランジスタを形成する工 程と、高誘電率膜あるいは強誘電体膜を容量絶縁膜の一

5

部あるいは全部とする薄膜キャパシタを形成する工程 と、該トランジスタと該薄膜キャパシタを電気的に分離 する工程と、該トランジスタと該薄膜キャパシタを電気 的に接続する工程を含む半導体記憶装置の製造方法にお いて、自然界に存在する重水素と水素の比率よりも大き な比率で重水素を含有する雰囲気下で熱処理を施した 後、酸素雰囲気下で熱処理を施す工程を含むことを特徴 とする。請求項7に記載の半導体記憶装置は、半導体基 板上の所望の位置に、トランジスタを形成する工程と、 高誘電率膜あるいは強誘電体膜を容量絶縁膜の一部ある 10 いは全部とする薄膜キャパシタを形成する工程と、該ト ランジスタと該薄膜キャパシタを電気的に分離する工程 と、該トランジスタと該薄膜キャパシタを電気的に接続 する工程を含む半導体記憶装置の製造方法において、重 水素を含有し、かつ水素を含有しない雰囲気において熱 処理を施した後、酸素雰囲気下で熱処理を施す工程を含 むことを特徴とする。請求項8に記載の半導体記憶装置 は、半導体基板上の所望の位置に、トランジスタを形成 する工程と、高誘電率膜あるいは強誘電体膜を容量絶縁 膜の一部あるいは全部とする薄膜キャパシタを形成する 20 工程と、該トランジスタと該薄膜キャパシタを電気的に 分離する工程と、該トランジスタと該薄膜キャパシタを 電気的に接続する工程を含む半導体記憶装置の製造方法 において、自然界に存在する重水素と水素の比率よりも 大きな比率で重水素を含有する雰囲気下で熱処理を施し た後、窒素または不活性ガスまたはそれらの混合ガスの 雰囲気下で熱処理を施す工程を含むことを特徴とする。 請求項9に記載の半導体記憶装置は、半導体基板上の所 望の位置に、トランジスタを形成する工程と、高誘電率 膜あるいは強誘電体膜を容量絶縁膜の一部あるいは全部 30 とする薄膜キャパシタを形成する工程と、該トランジス タと該薄膜キャパシタを電気的に分離する工程と、該ト ランジスタと該薄膜キャパシタを電気的に接続する工程 を含む半導体記憶装置の製造方法において、重水素を含 有し、かつ水素を含有しない雰囲気において熱処理を施 した後、窒素または不活性ガスまたはそれらの混合ガス の雰囲気下で熱処理を施す工程を含むことを特徴とす る。

### [0006]

【発明の実施の形態】次に、本発明の実施の形態につい 40 て図面を参照して詳細に説明する。図1は、本発明の第 1の実施の形態の構成を説明するための半導体記憶装置の断面図である。101はシリコン基板、102はヒ素を注入したシリコンから成るトランジスタのソース部とドレイン部、103はヒ素を注入したポリシリコンから成るトランジスタのゲート部、104はSi02膜から成るトランジスタのゲート絶縁膜、105はリンをドーピングしたポリシリコンから成る容量コンタクト部、106は主にSi02膜から成る層間絶縁膜、107はRu/TiN/TiSix膜から成る下部電極膜、108は高誘電率(Ba,Sr)Ti03膜から成る容量絶縁 50

6

膜、109はRuから成る上部電極膜である。従来の構造では、ゲート絶縁膜104とシリコン基板101との界面のシリコン原子の未結合手には主に水素原子が結合しており、重水素原子とは自然界に存在する割合である0.015%しか結合していない。このような構造では、トランジスタの関値電圧は所望の値に制御されているものの、図2に示すように高誘電率(Ba,Sr)Ti03膜のリーク特性は悪く、半導体記憶装置としての動作は不可能であった。一方、本発明の半導体記憶装置においては、ゲート絶縁膜104とシリコン基板101との界面のシリコン原子の未結合手には主に重水素原子が結合しており、図2に示すように高誘電率(Ba,Sr)Ti03膜のリーク特性も良好で、十分な電荷の保持特性を有する半導体記憶装置として動作した。またトランジスタの閾値電圧も所望の値が得られた。

【0007】図3は本発明の第2の実施の形態の構成を 説明するための半導体記憶装置の断面図である。101は シリコン基板、102はヒ素を注入したシリコンから成る トランジスタのソース部とドレイン部、103はヒ素を注 入したポリシリコンから成るトランジスタのゲート部、 104はSi02膜から成るトランジスタのゲート絶縁膜、106 は主にSiO2膜から成る層間絶縁膜、107はIr/IrO2膜から 成る下部電極膜、108は強誘電体Pb(Zr,Ti)03膜から成る 容量絶縁膜、109はIr/Ir02膜から成る上部電極膜、110 は主にSiO2膜から成る第2の層間絶縁膜、111はAl/TiN/ Ti膜から成る局所配線部である。従来の構造ではゲート 絶縁膜104とシリコン基板101との界面のシリコン原子の 未結合手には主に水素原子が結合しており、重水素原子 は自然界に存在する割合である0.015%しか含有されてい ない。このような構造ではトランジスタの閾値電圧は所 望の値に制御されているものの、図4に示すように強誘 電体Pb(Zr,Ti)03膜のヒステリシス特性が消失し、半導 体記憶装置の不揮発性動作が不可能であった。 一方、 本発明の半導体記憶装置においては、ゲート絶縁膜104 とシリコン基板101との界面のシリコン原子の未結合手 には主に重水素原子が結合しており、図4に示すように 強誘電体Pb(Zr,Ti)03膜のヒステリシス特性も良好で、 電源を切断後も十分な電荷の保持特性を有する半導体記 憶装置として動作した。またトランジスタの閾値電圧も 所望の値が得られた。

【0008】図5は本発明の第3の実施の形態を説明するための半導体記憶装置の代表的な製造プロセスの工程の順序を示したものである。従来の技術ではトランジスタの閾値電圧を所望値に制御するためにカバー膜形成工程の直前に水素熱処理工程を施している。このためトランジスタの正常動作は保証されるものの、高誘電率膜のリーク特性は水素による還元作用に起因した結晶性の低下のため増大してしまう。一方、本発明の半導体記憶装置の製造方法は従来の技術の水素熱処理を重水素雰囲気中の熱処理に置き換え、さらにその工程の後に例えば酸

素中、600℃、1時間程度の回復熱処理工程を挿入し、し かる後にカバー膜形成工程へ移行している。ここで重水 素原子は水素原子と比べてシリコン原子や酸素原子との 結合エネルギーが大きいため、重水素熱処理後の回復熱 処理によって離脱してしまうことはない。したがって本 発明の製造方法を用いることによって、トランジスタの ゲート絶縁膜とシリコン基板との界面に存在するシリコ ンの未結合手を重水素で終端しながら、高誘電率膜のリ ーク特性を重水素熱処理前の特性に回復させることがで きる。従来の技術では回復熱処理を行っても高誘電率膜 10 のリーク特性が完全に元の状態には回復せず、また回復 熱処理工程そのものによってシリコンの未結合手に結合 していた水素原子が容易に離脱してしまい、トランジス タの閾値電圧が所望の値からずれてしまっていた。本発 明の製造方法を用いることによって、図2に示すよう に、リーク特性の良好な高誘電率膜を用いた薄膜キャパ シタと所望の閾値電圧を有するトランジスタとを同一基 板上に集積化した半導体記憶装置を作製することができ る。尚、回復熱処理工程を窒素あるいは不活性ガスを含 む雰囲気中、例えば窒素中600℃、1時間などで行う 20 ことによって、半導体記憶装置の金属配線部の酸化を抑 制しながら微小な結晶格子の乱れを回復することができ るので、酸素中と同様リーク特性を改選できる。

【0009】図6は本発明の第4の実施の形態を説明す るための半導体記憶装置の代表的な製造プロセスの工程 の順序を示したものである。従来の技術ではトランジス タの閾値電圧を所望値に制御するためにカバー膜形成工 程の直前に水素熱処理工程を施している。このためトラ ンジスタの正常動作は保証されるものの、強誘電体膜の ヒステリシス特性は水素による還元作用のため消失して 30 しまう。一方、本発明の半導体記憶装置の製造方法は従 来の技術の水素熱処理を重水素雰囲気中の熱処理に置き 換え、さらにその工程の後に例えば酸素中、600℃、1時 間程度の回復熱処理工程を挿入し、しかる後カバー膜形 成工程へ移行している。ここで重水素原子は水素原子と 比べてシリコン原子や酸素原子との結合エネルギーが大 きいため、重水素熱処理後の回復熱処理によって離脱し てしまうことはない。したがって本発明の製造方法を用 いることによって、トランジスタのゲート絶縁膜とシリ コン基板との界面に存在するシリコンの未結合手を重水 40 素で終端しながら、強誘電体膜のヒステリシス特性を重 水素熱処理前の特性に回復させることができる。従来の 技術では回復熱処理を行っても強誘電体膜のヒステリシ ス特性が完全に元の状態には回復せず、また回復熱処理 工程そのものによってシリコンの未結合手に結合してい た水素原子が容易に離脱してしまい、トランジスタの閾 値電圧が所望の値からずれてしまっていた。本発明の製 造方法を用いることによって、図2に示すように、ヒス テリシス特性の良好な強誘電体膜を用いた薄膜キャパシ タを所望の閾値電圧を有するトランジスタとを同一基板 50

Я

上に集積化した半導体記憶装置を作製することができ る。尚、回復熱処理工程を窒素あるいは不活性ガスを含 む雰囲気中、例えば窒素中600℃、1時間などで行う ことによって、半導体記憶装置の金属配線部の酸化を抑 制しながら微小な結晶格子の乱れを回復することができ るので、酸素中と同様ヒステリシス特性を改選できる。 【0010】ここで上記第1から第4の実施の形態の説 明においては、高誘電率膜として(Ba,Sr)TiO3の例を、 強誘電体膜としてPb(Zr,Ti)03、の例を述べたが、本発 明は、化学式ABO3で表され、それぞれAとしてBa、Sr、P b、Ca、La、Li、Kのうち少なくとも1種以上、Bとして Zr、Ti、Ta、Nb、Mg、Mn、Fe、Zn、Wのうち少なくとも1 種以上を含むもの、例えば、SrTiO3、PbTiO3、(Pb.La) (Zr,Ti)03, Pb(Mg,Nb)03, Pb(Mg,W)03, Pb(Zn,Nb)03, L iTaO3、LiNbO3、KTaO3、KNbO3など、あるいは化学式(Bi  $(202)(A_{m-1}B_{m}03m+1)(m=1,2,3,4,5)$ で表され、それぞれA としてBa、Sr、Pb、Ca、K、Biのうち少なくとも1種以 上、Bとして、Nb、Ta、Ti、Wの少なくとも1種以上を含 むもの、例えば、Bi4Ti3O12、SrBi2Ta2O9、SrBi2Nb 209、あるいはそれ以外の化学式のTa205などを用いても 同様の効果が得られる。

【0011】また上記第1から第4の実施の形態の説明においては、上部電極109や下部電極107の中で高誘電率膜や強誘電体膜に接する材料としてRuやIrやIr02の例を述べたが、高誘電率膜のリーク特性や強誘電体膜のヒステリシス特性を良好に保つものならなんでもよい。例えば、Ru、Re、Os、Ir、Rh、Wの金属、あるいはそれらの酸化物、シリサイド化合物の中から選ばれた少なくとも1種以上の材料、またはPt、Pd、Rhの中から選ばれた少なくとも1種以上の材料を用いても有効である。なかでもRuは容易に微細加工できる点が、IrやIr02は強誘電体膜の分極疲労特性の劣化を抑制できる点が優れている。【0012】

【発明の効果】以上詳細に説明したように、本発明に係る半導体記憶装置によれば、以下のような効果を奏する。

【0013】本発明による半導体記憶装置の第1の効果は、トランジスタの閾値電圧を所望の値に保持しながら、高誘電率膜を用いた薄膜キャパシタの良好なリーク特性を得ることができることである。その理由は、トランジスタのゲート絶縁膜とシリコン基板との界面にあるシリコンの未結合手が重水素によって終端されていて、かつ高誘電率膜のリーク特性を良好なものに保持できる熱処理工程が十分に施されているためである。

【0014】第2の効果はトランジスタの閾値電圧を所望の値に保持しながら、強誘電体膜を用いた薄膜キャパシタの良好なヒステリシス特性を得ることができる点にある。その理由は、トランジスタのゲート絶縁膜とシリコン基板との界面にあるシリコンの未結合手が重水素によって終端されていて、かつ強誘電体膜のヒステリシス

特性を良好なものに保持できる熱処理工程が十分に施さ れているからである。

【0015】第3の効果は高誘電率膜や強誘電体膜を容 量絶縁膜に用いた薄膜キャパシタの性能を十分引き出し た上で、トランジスタの良好な長期信頼性が得られるこ とにある。その理由は、トランジスタのゲート絶縁膜と シリコン基板との界面にあるシリコンの未結合手が重水 素によって終端されているためホットキャリア耐性が高 く、かつ高誘電率膜のリーク特性や強誘電体膜のヒステ リシス特性を良好なものに保持できる熱処理工程が十分 10 103 ゲート に施されているからである。

#### 【図面の簡単な説明】

【図1】 本発明の第1の実施の形態を説明するための 半導体記憶装置の断面図である。

【図2】 従来の技術と本発明の第1の実施の形態によ る特性を比較した図である。

【図3】 本発明の第2の実施の形態を説明するための 半導体記憶装置の断面図である。

\*【図4】 従来の技術と本発明の第2の実施の形態によ る特性を比較した図である。

10


【図5】 本発明の第3の実施の形態を説明するための 半導体記憶装置の製造方法の工程手順図である。

【図6】 本発明の第4の実施の形態を説明するための 半導体記憶装置の製造方法の工程手順図である。


### 【符号の説明】


- 101 シリコン基板
- 102 ソースまたはドレイン領域
- - 104 ゲート絶縁膜
  - 105 容量コンタクト
  - 106 層間絶縁膜
  - 107 下部電極
  - 108 高誘電率膜または強誘電体膜(容量絶縁膜)
  - 109 上部電極
  - 110 第2の層間絶縁膜
  - 111 局所配線


【図1】




【図2】







【図5】



【図6】

